[PTIT] D07VT3: 7/1/09

Đề 1:
1. Chứng minh bằng pp đại số:
- Biến đổi giả thiết đã cho về dạng đơn giản hơn (áp dụng ĐL DeMorgan)
- Thêm biểu thức bằng 0 đã cho trong giả thiết (đã rút gọn) vào hai vế
- Nhóm các hạng tích trong mỗi vế để đưa hai vế về dạng giống nhau (mỗi vế chỉ cần biến đổi khoảng 5 dòng là được kết quả)

2. Thiết kế bộ đếm Mod 7 không đồng bộ thực hiện đếm lùi
- B1: Vẽ đồ hình trạng thái ( 6 - 5 - 4 - 3 - 2 - 1 - 0), lối ra z = 1 khi từ trạng thái 0 trở về trạng thái 6. Có thể đếm khởi đầu từ 0 - 6... nhưng dễ nhầm hơn.
- B2: Mã hóa trạng thái (nhị phân thông thường: 110 - 101 - ... 000)
Cần dùng 3 trigơ, chọn loại trigơ (nên chọn D hoặc JK cho đơn giản), chọn loại kích hoạt tại sườn dương (hoặc sườn âm), chú ý chọn cùng loại cho cả 3 trigơ
Nếu chọn trigơ D: tìm được phương trình đặc trưng là có phương trình hàm kích, tuy nhiên khi đó pt của D sẽ phức tạp, vẽ mạch khó hơn
Nếu chọn trigơ JK: phương trình hàm kích sẽ đơn giản hơn, vẽ mạch dễ hơn
- B3: Vẽ giản đồ xung: (giả thiết trạng thái ban đầu là 110), giả sử chọn loại kích hoạt sườn âm (ở B2)
C
Q0: 0 1 0 1 0 1 0 0 thay đổi tại sườn âm C
Q1: 1 0 0 1 1 0 0 1 thay đổi tại sườn âm C (không thể chọn sườn âm Q0 đảo, vì điểm cuối Q1 thay đổi nhưng Q0 không thay đổi)
Q2: 1 1 1 0 0 0 0 1 thay đổi tại sườn âm Q1 đảo, tương ứng với sườn dương Q1
Bước này rất nhiều bạn làm sai, một số lỗi sai phổ biến:
+ Bộ đếm lùi, nhưng lại vẽ giản đồ xung theo trình tự đếm tiến
+ Chọn sai thời điểm định thời của các trigơ, chọn xung định thời cho trigơ nào thì phải chú ý thời điểm chuyển trạng thái của trigơ đó, gióng lên xem trùng với thời điểm chuyển trạng thái của trigơ nào tầng trước để chọn, nếu k trùng thì chọn xung định thời là xung clock
- B4: Viết hệ phương trình
+ Lập bảng K của hàm ra Z, viết pt, chú ý trạng thái 111 là dư (đánh dấu x trong ô tương ứng)
+ Lập bảng chuyển đổi trạng thái (dạng bảng K) của cả ba trigơ theo đồ hình mã hóa trạng thái (ô 111 là x)
+ Lập bảng K của Q0, Q1 (theo đúng bảng chuyển đổi trạng thái ở trên, vì xung định thời của hai trigơ này là xung C), rút gọn và tìm JK
+ Lập bảng K của Q2 : tại những thời điểm có sườn dương Q1 thì theo đúng bảng chuyển đổi trạng thái, còn lại là x, rút gọn và tìm JK
- B5: Xét khả năng tự khởi động, vẽ lại đồ hình trạng thái
- B6: Vẽ mạch

3.Thiết kế mạch kiểm tra dãy xung
* B1: - Chức năng: kiểm tra dãy tín hiệu vào, lối ra z = 1 khi tín hiệu vào có dạng 100 hoặc 000
- Sơ đồ khối gồm: X : đầu vào tín hiệu
Ck: xung nhịp
Z: lối ra

* B2:- Vẽ đồ hình trạng thái, 7 trạng thái từ S0 đến S6, mỗi chuyển đổi trạng thái được đồng bộ với xung Ck

- Lập bảng chuyển đổi trạng thái và tín hiệu ra

* B3: Tối thiểu hóa trạng thái : Lần 1: S3 = S5 = S35, S4 = S6 = S46

Lần 2: S1=S2=S12

* B4: Mã hóa trạng thái: dùng 2 trigơ, chú ý các trạng thái kề nhau chỉ khác nhau 1 biến

* B5: Xác định hệ phương trình (2 pp: từ bảng hàm kích, từ đồ hình trạng thái)

- Pt hàm kích

- Pt hàm ra

* B6: Vẽ mạch

4. Vẽ dạng xung

- Gọi tín hiệu đầu ra cổng OR là Y

- Mỗi khoảng thời gian trên hình vẽ bằng 5

- Thời gian trễ của các cổng Tpd = 2x5 = 10

- Có : Y = A trễ 10

B = Y đảo, trễ 10

C = B đảo, trễ 10

Lối ra F = A+C, trễ 10

- Tại thời điểm 0 ban đầu : A = 1 suy ra Y = 1 tại 10 suy ra B = 0 tại 20 suy ra C = 1 tại 30

- Tại thời điểm t0 = 30 : A = 0 suy ra Y = 0 tại 40 suy ra B = 1 tại 50 suy ra C = 0 tại 60

- Tại thời điểm t1 = 100 : A = 1 suy ra Y = 1 tại 110 suy ra B = 0 tại 120 suy ra C = 1 tại 130

- Gióng tín hiệu tại A và tại C, trễ đi 10 được lối ra F

Đề 4:
1. Chứng minh bằng pp đại số:
- Biến đổi giả thiết đã cho về dạng đơn giản hơn (áp dụng ĐL DeMorgan)
- Thêm biểu thức bằng 0 đã cho trong giả thiết (đã rút gọn) vào hai vế
- Nhóm các hạng tích trong mỗi vế để đưa hai vế về dạng : biểu thức bằng 0 + AD (mỗi vế chỉ cần biến đổi 2 lần được kết quả)

2. Xây dựng hàm logic F
- B1: Lập bảng trạng thái

Chú ý : đây là hàm cộng modul 2 của 4 biến nên BTT gồm 16 tổ hợp, chẵn bit 1 : f = 0

lẻ bit 1 : f = 1

a. Dùng MUX 8 :1

- Chọn ABC là các bit địa chỉ

- Chia BTT thành 8 tổ hợp địa chỉ của ABC

- Tìm mối quan hệ giữa f và D trong từng tổ hợp địa chỉ

- Vẽ sơ đồ khối của MUX

ABC = A2A1A0

D0 = D3 = D5 = D6 = D

D1 = D2 = D4 = D7 = D đảo

b. Dùng bộ giải mã 4:16

- Viết biểu thức hàm f:

suy ra f = D1 + D2 + D4 + D7 + D8 + D11 + D13 + D14

- Vẽ sơ đồ khối của bộ giải mã 4:16

ABCD = A3A2A1A0 (đầu vào bộ giải mã)

Đầu ra bộ giải mã là 16 đầu ra từ D0 cho đến D15

Dùng cổng OR 8 đầu vào là D1, D2, D4, D7, D8, D11, D13, D14

Đầu ra cổng OR là hàm f

3.Thiết kế mạch kiểm tra dãy xung
* B1: - Chức năng: kiểm tra dãy tín hiệu vào, lối ra z = 1 khi tín hiệu vào có dạng 1101
- Sơ đồ khối gồm: X : đầu vào tín hiệu
Ck: xung nhịp
Z: lối ra

* B2:- Vẽ đồ hình trạng thái, 15 trạng thái từ S0 đến S14, mỗi chuyển đổi trạng thái được đồng bộ với xung Ck

- Lập bảng chuyển đổi trạng thái và tín hiệu ra

* B3: Tối thiểu hóa trạng thái : Lần 1: S7 = S9 = S10= S11 = S12= S13=S14=S7’

Lần 2: S4=S5=S6=S456

* B4: Mã hóa trạng thái: dùng 3 trigơ, chú ý các trạng thái kề nhau chỉ khác nhau 1 biến

* B5: Xác định hệ phương trình (2 pp: từ bảng hàm kích, từ đồ hình trạng thái)

- Pt hàm kích

- Pt hàm ra

* B6: Vẽ mạch

4. Xây dựng mã Hamming lẻ với từ mã thông tin 111011

- Số bit thông tin m = 6 nên số bit thêm vào p = 4(p1, p2, p4, p8), thêm vào các vị trí 1, 2, 4, 8

m10, m9, p8, m7, m6, m5, p4, m3, p2, p1

- Cấp kiểm tra : lập bảng thứ tự nhị phân của 4 bit p (từ 1 cho đến 10)

p1 kiểm tra các bit ở vị trí 1, 3, 5, 7, 9

p2 kiểm tra các bit ở vị trí 2, 3, 6, 7, 10

p4 kiểm tra các bit ở vị trí 4, 5, 6, 7

p8 kiểm tra các bit ở vị trí 8, 9, 10

- Tìm p:

p1 + m3 + m5 + m7 + m9 = 1

p2 + m3 + m6 + m7 + m10 = 1

p4 + m5 + m6 + m7 = 1

p8 + m9 + m10 = 1

- Viết từ mã Hamming lẻ sau khi tìm được các giá trị p